Introdução às especificações PCIe 5.0

• Introdução às especificações PCIe 5.0

A especificação PCIe 4.0 foi concluída em 2017, mas não era suportada por plataformas de consumo até a série Rydragon 3000 de 7nm da AMD e, anteriormente, apenas produtos como supercomputação, armazenamento de alta velocidade de classe empresarial e dispositivos de rede usavam a tecnologia PCIe 4.0.Embora a tecnologia PCIe 4.0 ainda não tenha sido aplicada em grande escala, a organização PCI-SIG vem desenvolvendo há muito tempo um PCIe 5.0 mais rápido, a taxa de sinal dobrou dos atuais 16GT/s para 32GT/s, a largura de banda pode chegar a 128GB/ s, e a especificação da versão 0.9/1.0 foi concluída.A versão v0.7 do texto do padrão PCIe 6.0 foi enviada aos membros e o desenvolvimento do padrão está no caminho certo.A taxa de pinos do PCIe 6.0 foi aumentada para 64 GT/s, que é 8 vezes maior que a do PCIe 3.0, e a largura de banda em canais x16 pode ser maior que 256 GB/s.Em outras palavras, a velocidade atual do PCIe 3.0 x8 requer apenas um canal PCIe 6.0 para ser alcançada.No que diz respeito à v0.7, o PCIe 6.0 alcançou a maioria dos recursos anunciados originalmente, mas o consumo de energia melhorou ainda maisd, e o padrão introduziu recentemente o equipamento de configuração de energia L0p.Claro, após o anúncio em 2021, o PCIe 6.0 poderá estar disponível comercialmente em 2023 ou 2024, no mínimo.Por exemplo, PCIe 5.0 foi aprovado em 2019, e só agora há casos de aplicação

Em comparação com as especificações padrão anteriores, as especificações PCIe 4.0 chegaram relativamente tarde.As especificações PCIe 3.0 foram introduzidas em 2010, 7 anos após a introdução do PCIe 4.0, portanto, a vida útil das especificações PCIe 4.0 pode ser curta.Em particular, alguns fornecedores começaram a projetar dispositivos de camada física PCIe 5.0 PHY.

A organização PCI-SIG espera que os dois padrões coexistam por algum tempo, e PCIe 5.0 é usado principalmente para dispositivos de alto desempenho com requisitos de rendimento mais altos, como Gpus para IA, dispositivos de rede e assim por diante, o que significa que PCIe 5.0 é é mais provável que apareçam em ambientes de data center, rede e HPC.Dispositivos com menos requisitos de largura de banda, como desktops, podem usar PCIe 4.0.

Para PCIe 5.0, a taxa de sinal foi aumentada de 16GT/s do PCIe 4.0 para 32GT/s, ainda usando codificação 128/130, e a largura de banda x16 foi aumentada de 64GB/s para 128GB/s.

Além de duplicar a largura de banda, o PCIe 5.0 traz outras mudanças, alterando o design elétrico para melhorar a integridade do sinal, compatibilidade retroativa com PCIe e muito mais.Além disso, o PCIe 5.0 foi projetado com novos padrões que reduzem a latência e a atenuação do sinal em longas distâncias.

A organização PCI-SIG espera concluir a versão 1.0 da especificação no primeiro trimestre deste ano, mas pode desenvolver padrões, mas não pode controlar quando o dispositivo terminal será introduzido no mercado, e espera-se que o primeiro PCIe 5.0 dispositivos serão lançados este ano e mais produtos aparecerão em 2020. No entanto, a necessidade de velocidades mais altas levou o órgão padrão a definir a próxima geração do PCI Express.O objetivo do PCIe 5.0 é aumentar a velocidade do padrão no menor tempo possível.Portanto, o PCIe 5.0 foi projetado para simplesmente aumentar a velocidade para o padrão PCIe 4.0, sem quaisquer outros novos recursos significativos.

Por exemplo, PCIe 5.0 não suporta sinais PAM 4 e inclui apenas os novos recursos necessários para permitir que o padrão PCIe suporte 32 GT/s no menor tempo possível.

Desafios de hardware

O grande desafio na preparação de um produto para suportar PCI Express 5.0 estará relacionado ao comprimento do canal.Quanto mais rápida for a taxa do sinal, maior será a frequência portadora do sinal transmitido através da placa PC.Dois tipos de danos físicos limitam a extensão em que os engenheiros podem propagar sinais PCIe:

· 1. Atenuação do canal

· 2. Reflexões que ocorrem no canal devido a descontinuidades de impedância em pinos, conectores, furos passantes e outras estruturas.

A especificação PCIe 5.0 usa canais com atenuação de -36dB a 16 GHz.A frequência de 16 GHz representa a frequência de Nyquist para sinais digitais de 32 GT/s.Por exemplo, quando o sinal PCIe5.0 é iniciado, ele pode ter uma tensão pico a pico típica de 800 mV.Porém, após passar pelo canal recomendado de -36dB, qualquer semelhança com um olho aberto é perdida.Somente aplicando a equalização baseada no transmissor (desacentuação) e a equalização do receptor (uma combinação de CTLE e DFE) o sinal PCIe5.0 pode passar pelo canal do sistema e ser interpretado com precisão pelo receptor.A altura mínima esperada do olho de um sinal PCIe 5.0 é 10mV (pós-equalização).Mesmo com um transmissor de baixo jitter quase perfeito, a atenuação significativa do canal reduz a amplitude do sinal a ponto de qualquer outro tipo de dano ao sinal causado por reflexão e diafonia poder ser fechado para restaurar o olho.